



Atividades Realizadas

T3 –TÉC. ESP. EM AUTOMAÇÃO, ROBÓTICA E CONTROLE INDUSTRIAL

BRUNA MADEIRA



Exercício 1

- ▶ O exercício solicita que o motor (M) seja acionado quando a peça atinge o fim de curso (FC). Para a resolução do problema, foi elaborada a respectiva tabela da verdade, permitindo identificar a lógica necessária para o correto funcionamento do circuito.

Tabela da verdade

IC	FC	S
0	0	0
0	1	1
1	0	0
1	1	1

$$S = \neg IC * FC + IC * FC$$



Exercício 2

- Quando o tanque se encontra com o Sensor de Vazio (SV) ativo, a válvula de enchimento (VE) é aberta e o motor da bomba (MB) é ligado. À medida que o nível da água sobe, o Sensor de Meio (SM) é ativado e, ao atingir o Sensor de Cheio (SC), o motor é desligado. Foram ainda consideradas situações de erro, nomeadamente:

- SC activo com SV e SM desligados;
- SM activo com SV e SC desligados;
- SM e SC activos com SV desligado;
- SV e SC activos com SM desligado.

Estas condições representam estados inválidos do sistema.

Soluções:


$$MB = /SV*/SM*/SC + SV*/(SM*SV) + SV*SM*/SC$$

$$E = /SV*/SM*SC + /SV*SM*/SC + /SV*SM*SC + SV*/SM*SC$$

Tabela da verdade

Input			Output		Regra aplicada
SV	SM	SC	MB	E	
0	0	0	1	0	Vazio (Liga)
0	0	1	0	1	Erro
0	1	0	0	1	Erro
0	1	1	0	1	Erro
1	0	0	1	0	Vazio
1	0	1	0	1	Erro
1	1	0	1	0	Meio
1	1	1	0	0	Cheio (Desliga)

Exercício 2




Solução Motor Bomba:

$$MB = /SV*/SM*/SC + SV*/(SM*SV) + SV*SM*/SC$$

Solução simplificada: $MB = /SC*SV + /SC*/SM + /SM*SV;$

Exercício 2



Solução Erro:

$$E = /SV*/SM*SC + /SV*SM*/SC + /SV*SM*SC + SV*/SM*SC$$

Solução simplificada: $E = SC*/SM + SM*/SV$.

Exercício 3

- Esta atividade é uma continuação do Exercício 2, tendo sido adicionada a Válvula 2 (V2). Nesta etapa, a válvula deve abrir sempre que o Sensor de Meio (SM) e o Sensor de Cheio (SC) estiverem simultaneamente ativos.

Tabela da verdade

Input			Output			Regra aplicada
SV	SM	SC	MB	E	V2	
0	0	0	1	0	0	Vazio (Liga)
0	0	1	0	1	0	Erro
0	1	0	0	1	0	Erro
0	1	1	0	1	0	Erro
1	0	0	1	0	0	Vazio
1	0	1	0	1	0	Erro
1	1	0	1	0	0	Meio
1	1	1	0	0	1	Cheio (Desliga e Esvazia)

Soluções:


$$V2 = SV * SM * SC + / (MB * E)$$

$$E = SC * /SM + SM * /SV$$

$$MB = /SC * SV + /SC * /SM + /SM * SV;$$

Exercício 3

Exercício 3



Exercício 4 – Flip-Flop D



- ▶ O **flip-flop D** armazena diretamente o valor presente na entrada D na próxima borda de clock.

Tabela da verdade

Flip-Flop D (Data ou Delay)

Input (D)	Output
1	1
0	0

D OR PW PACKAGE
(TOP VIEW)





Exercício 5 – Flip-Flop RS

- ▶ O **flip-flop RS** é o modelo mais básico. Suas entradas controlam diretamente o estado armazenado.

Tabela da verdade

Flip-Flop RS (Set-Reset)		
Inputs		Output
S	R	
0	0	Sem Alteração ou Estado Anterior
0	1	1
1	0	0
1	1	Inválido



Exercício 6 – Flip-Flop JK


- ▶ O **flip-flop JK** é uma evolução do RS, eliminando o estado proibido. Ele opera de forma sincronizada com o clock, sendo muito utilizado em contadores.

Tabela da verdade

Flip-Flop JK			
Input		Clock	Output
J	K		
0	0	↑	Sem Alteração ou Estado Anterior
0	1	↑	1
1	0	↑	0
1	1	↑	Toggle


SN5476, SN54LS76A . . . J PACKAGE
SN7476 . . . N PACKAGE
SN74LS76A . . . D OR N PACKAGE
(TOP VIEW)

1 CLK	1	16	1 K
1 PRE	2	15	1 Q
1 CLR	3	14	1 $\bar{Q}$
1 J	4	13	GND
VCC	5	12	2 K
2 CLK	6	11	2 Q
2 PRE	7	10	2 $\bar{Q}$
2 CLR	8	9	2 J



Exercício 7 –Decoders

- Um **Decoder** converte um código binário de entrada num sinal ativo específico na saída, permitindo a ativação de linhas individuais conforme o valor binário aplicado.




FUNCTION TABLE

INPUTS			OUTPUTS			
$n\bar{E}$	nA_0	nA_1	$n\bar{Y}_0$	$n\bar{Y}_1$	$n\bar{Y}_2$	$n\bar{Y}_3$
H	X	X	H	H	H	H
L	L	L	L	H	H	H
L	L	L	L	L	H	H
L	L	H	H	H	L	H
L	L	H	H	H	H	L



Notes

- H = HIGH voltage level
L = LOW voltage level
X = don't care




Exercício 8 – Multiplexer e Demultiplexer

- ▶ O **Multiplexer** é um circuito combinacional que permite selecionar uma entre várias entradas de dados e encaminhar essa informação para uma única saída. A escolha da entrada é realizada através das linhas de seleção, que indicam qual dos sinais será transmitido.
- ▶ O **Demultiplexer**, desempenha a função inversa de um multiplexador. Este dispositivo recebe uma única entrada de dados e distribui o seu valor para uma entre várias saídas possíveis, de acordo com o código aplicado nas linhas de seleção.



Exercício 9 – Arithmetic - Adders Half

- Dispositivo que soma dois bits.



Entradas: 2 bits (A, B)


Saídas:

- Soma: Resultado da soma binária (0,1).
- Carry Out: Gerado quando a soma excede 1.

$$\begin{array}{r} \textcircled{1} \leftarrow \text{Carry out} \\ 1 \\ + 1 \\ \hline 10 \end{array}$$



Exercício 10 – Arithmetic - Adders Half + Full

- Dispositivo que possibilita soma três bits (A, B e Carry in), no exemplo utilizado durante a formação utilizamos o Carry Out como input no Carry In, o que possibilitou realizar uma soma com 3 bits



Exercício 11 – Universal Shift Register SN74AS194

- O registrador SN74AS194 é um componente que permite armazenar e mover dados em diferentes direções, podendo operar tanto em modo serial quanto em modo paralelo.



Function Table

Inputs									Outputs				
Clear	Mode		Clock	Serial		Parallel				Q _A	Q _B	Q _C	Q _D
	S1	S0		Left	Right	A	B	C	D				
L	X	X	X	X	X	X	X	X	X	L	L	L	L
H	X	X	L	X	X	X	X	X	X	Q _{A0}	Q _{B0}	Q _{C0}	Q _{D0}
H	H	H	↑	X	X	a	b	c	d	a	b	c	d
H	L	H	↑	X	H	X	X	X	X	H	Q _{An}	Q _{Bn}	Q _{Cn}
H	L	H	↑	X	L	X	X	X	X	L	Q _{An}	Q _{Bn}	Q _{Cn}
H	H	L	↑	H	X	X	X	X	X	Q _{Bn}	Q _{Cn}	Q _{Dn}	H
H	H	L	↑	L	X	X	X	X	X	Q _{Bn}	Q _{Cn}	Q _{Dn}	L
H	L	L	X	X	X	X	X	X	X	Q _{A0}	Q _{B0}	Q _{C0}	Q _{D0}

H = HIGH Level (steady state)

L = LOW Level (steady state)

X = Don't Care (any input, including transitions)

↑ = Transition from LOW-to-HIGH level




a, b, c, d = The level of steady state input at inputs A, B, C or D, respectively.

QA0, QB0, QC0, QD0 = The level of QA, QB, QC, or QD, respectively, before the indicated steady state input conditions were established.

QA_n, QB_n, QC_n, QD_n = The level of QA, QB, QC, respectively, before the most-recent ↑ transition of the clock.



Exercício 12 – Comparador

- ▶ Compara dois números binários e indica se um é maior, menor ou igual ao outro.




Exercício 13 – Contadores

- Os contadores são circuitos que registram eventos, geralmente pulsos de clock, e podem contar tanto para cima quanto para baixo.




Exercício 14 – Flip-Flop JK - Assíncrono

- ▶ Flip-Flop JK - Assíncrono – Projeto conta até 10



Exercício 15 – Flip-Flop JK - Síncrono

- Flip-Flop JK - Síncrono – Projeto conta até 10



Exercício 16 – Simplificação com Mapa de Karnaugh

► $S = \neg A \cdot \neg B \cdot \neg C + \neg A \cdot \neg B \cdot C + \neg A \cdot B \cdot C + A \cdot \neg B \cdot C + A \cdot B \cdot C$


Tabela da Verdade			
A	B	C	S
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

Mapa de Karnaugh			
	$\neg B$	B	
$\neg A$	1	1	0
A	0	1	0
	$\neg C$	C	$\neg C$

Mapa de Karnaugh		
AB	C	
	0	1
00	1	1
01	0	1
11	0	1
10	0	1

Simplificação da solução

$$S = C + \neg A \cdot B$$



Exercício 17 – Simplificação com Mapa de Karnaugh

► $S = \overline{A} \cdot \overline{B} \cdot C \cdot D + \overline{A} \cdot \overline{B} \cdot C \cdot \overline{D} + \overline{A} \cdot B \cdot \overline{C} \cdot \overline{D} + \overline{A} \cdot B \cdot C \cdot D + \overline{A} \cdot B \cdot C \cdot \overline{D} + \overline{A} \cdot B \cdot C \cdot D + A \cdot \overline{B} \cdot C \cdot D + A \cdot \overline{B} \cdot C \cdot \overline{D}$


Tabela da Verdade				
A	B	C	D	S
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

Mapa de Karnaugh				
	$\overline{C}$		C	
$\overline{A}$	0	1	1	0
	1	1	1	1
A	0	0	1	0
	0	0	0	1
	$\overline{D}$		D	
	$\overline{B}$		B	

Mapa de Karnaugh				
AB	CD			
	00	01	11	10
00	0	1	1	0
01	1	1	1	1
11	0	0	1	0
10	0	1	0	0

Simplificação da solução

$$S = \overline{A} \cdot D + \overline{A} \cdot B + B \cdot C \cdot D + A \cdot \overline{B} \cdot C \cdot D$$



Exercício 18 – Mapa de Karnaugh

Mapa de Karnaugh				
AB \ CD	00	01	11	10
00	0	0	0	0
01	1	0	0	0
11	0	1	1	0
10	0	1	1	0

Simplificação da solução

$AD + \overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \overline{D}$

Solução:

$\overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \overline{D} + AB \cdot \overline{C} \cdot \overline{D} + A \cdot B \cdot \overline{C} \cdot D + ABCD + A \cdot B \cdot C \cdot \overline{D}$

Tabela da Verdade				
A	B	C	D	S
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	0
1	1	1	1	1

Exercício 19 – Mapa de Karnaugh

Mapa de Karnaugh					
AB \ CD	00	01	11	10	
00	0	0	0	1	
01	1	1	0	1	
11	1	0	1	0	
10	0	0	1	0	

Simplificação da solução

$$(\neg A * \neg B * \neg C) + (B * \neg C * \neg D) + (A * C * D) + (\neg A * C * \neg D)$$

Solução:


$$\neg AB / C / D + AB / C / D + \neg AB / CD + ABCD + A / BCD + \neg A / BC / D$$

Tabela da Verdade				
A	B	C	D	S
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1


Exercício 20 – Praticas no Tinkercad

- Solução $AB+C/D$, utilizando portas lógicas AND, NOT e OR (74HC32).



AND (74HC08)



NOT (74HC04)




OR (74HC32)



Exercício 21 – Praticas no Tinkercad


- Solução $S = \overline{AB} + C/D$, utilizando portas lógicas AND (74HC08), NOT (74HC04) e OR (74HC32).





Exercício 22– Praticas no Tinkercad

- ▶ Montar um contador assíncrono utilizando FLIP-FLOPS JK e NOT.

JK (74HC73)




NOT (74HC04)



Exercício 23– Praticas no Tinkercad

- ▶ Montar um contador Síncrono que conte até 5, utilizando FLIP-FLOPS JK (74HC73), AND (74HC08), NOR (74HC02)





Obrigada!